שליטה על סימולציה בעזרת CPU במערכות SOC 

על מנת לפשט את תהליך אימות התכנון (VERIFICATION), ייתכן כי אפשר למצל את העובדה שמעבד (CPU) משולב בתכנון.
ראשית, את המעבד יש לבדוק בכל מקרה. בעוד שלשפות התכנות יש יכולות חזקות כדי לצמצם את זמן פיתוח הקוד, לעיתים יותר קל לבצע את הבדיקות בעזרת מעבד פנימי.
לדוגמה, קליטת נתונים תשאיר בד"כ חתימה בזיכרון. לאחר סיום קליטת הנתונים, המעבד יכול לבדוק את תקינותם בקלות יחסית. כתיבת קוד התוכנה יעשה על ידי כלי תוכנה רגילים, שעלותם קטנה בהרבה ממחיר כלי פתוח ואימות של חומרה סיפרתית.
את שידור הנתונים ניתן לעבד , במידה והשידור תקין, יש לאפשר
למעבד לקרוא סיבית מתוך קלט-פלט כללי (GENERAL PURPOSE IO).
למעבדים המשתמשים בתקן AMBA כמו למשל ARM או LEON, אני כתבתי תוכנת משגוח(AHB MONITOR). התוכנה רושמת את כל הפעילות לקובץ הסימולציה, כך שבסוף הסימולציה,
ניתן ללמוד על איזה זמני ריצה להתמקד. התמקדות חשובה מאד כאשר זמני הריצה
ארוכים.
בנוסף, כאשר תכנית המשגוח מגלה כתיבה לכתובת מסוימת, היא עוצרת את הסימולציה.
אם הבדיקה עברה ללא שגיאות, נכתוב ערך אפס. אם לא , קוד השגיאה יכתוב ערך גדול מאפס.
עצירת הסימולציה, כאשר הסימולציה ארוכה היא הכרחית, אחרת נגלה רק
בסוף היום שהבדיקה נכשלה בשלב מוקדם של הסימולציה.
פרטים, דוגמאות וקוד חופשי , ניתן למצוא באתר שלי. בחלק מהדוגמאות מצורפים
דיאגרמות זמנים בפורמט VCD.